EDAツール工夫して使ってますか?
大手ベンダーさんほど、独立したEDA専任の部門があり、そこで検討された手法やスクリプトが提供されるため、基本的に末端ユーザーは何も考えずにスクリプトを流すだけに終始せざるを得ない現実がある。そもそも大半の論理回路の設計者はツールのことなど何も考えずにやっているので、そもそもツールの実行結果を正しく解析するすべを知らない。無論、スクリプトは汎用的に考えてはあるものの、必ずしも当該回路に適しているといえないのが実態である。
それなりにスキルがある人なら、自分で考えて一からテンプレートを見直すべきなのだが、そんな人ほど設計業務に追われ時間の余裕がないため、変人でもなければ改善を行うだけのモチベーションを持てるはずがなく様々な悪循環が連鎖する。
新しい半導体ベンダーさんとお付き合いする度に新たな知見を得ることができたと感謝してはいるものの、自分で触らないと気が済まない性分なので、実際に”なぜなぜ”をやってみると、深堀すればするほど行きつくところ、その都度、結局みんなあまり考えてないことを痛切に実感してきたので、ホントはもっと実験したいことが山ほどあったのだが、「直観」という危険な武器を使って仕事をしてきたように思う。
昨今のLLMの躍進でAIのものすごさを目の当たりにする日々が続いており、AIによってLLM躍進による自然言語処理に関する恩恵のごとく別次元の革新的ASIC開発の未来がスグにやってくることが望まれている。でもAIによる開発効率の向上は寧ろEDAベンダーこそがずっと前から取り組み続けてきたことだし、AIによるツールの革新を常々宣伝してきたにもかかわらず、どういうわけか、末端設計者にその恩恵がまるで感じられないのは、どこか閉鎖的な業界体質や収益源となっているIPビジネスモデルに依存して設計データはビックデータ化しづらいし、原理的に設計品質をPPAで判断するにしてもバグがあっては元も子もないだけに、結局正確に設計品質を見極めることが容易でない(時間のファクター以外に明確な答えが存在しえない)ことで、PPAを等閑にした設計自動化を当面の目標にするしかなさそうで、まだまだ大きなブレークスルーが必要なのが現状の立ち位置なら、やはり個々に頑張らなければならない。
機能検証(論理シミュレーター)
- HDLコーディングより、HDLコードを生成するスクリプトに注力しよう
- 最初に使った論理シミュレータModelSim(Questa)あれこれ
- VCSに変えてみて驚いたVCSの当たり前を見直そう!
- PZ1のためにVerilog発祥の地に戻り大手3つのシミュレータを比較してみた
- DPI-Cで検証環境革新しよう!
論理合成(DesignCompiler)
- DesignCompilerが面白すぎて人生間違えっちゃた
- いつまでも前時代的なTclってどうよ
- Synopsys社標準スクリプトの使い方
- ベンダー提供スクリプトとの比較しブラッシュアップ
- コマンド実行方法を見直そう
等価検証(Formality)
- ECOでは避けて通れないけどホントに疲れるツール
- 不一致起きるとツールの使いこなしが難しい
- 変更したら、なくてはならない精神安定剤
- スクリプト変更による生成回路の確認
- VHDLからVerilogに。その後はSystemVerilogにも
LINT
- LINTはLedaでやるべきだ!?
- だって合成も何もかもネットリストはSynopsysなんだから。RTLのチェックは使うツールの特性に応じるべき
- SpyGlass買収で、やっぱLedaはゴミだった
- でもLedaからSpyGlassへの移行はそんなに簡単じゃない(これってユーザがやる仕事?)
- 完成したスクリプトの解説
CDC検証
Power解析
エミュレーター
- FPGAは最強マイエミュレータ
- エミュレーション基板開発の工夫
- DPI-Cの論理Sim環境をPCI/PCIeテスト環境でそのまま使う
- ZebuやPalladium Z1って高いけど素晴らしい
- とはいえ、論理Sim環境の移植はあれこれとノウハウの塊だ